MODUL 3 PERCOBAAN 1 KONDISI 10


1. Kondisi
[Kembali]
KONDISI 10: Buatlah rangkaian seperti gambar percobaan 1 dengan menggunkan RS flip flop dan output seven segment

2. Gambar Rangkaian Simulasi [Kembali]





3. Video Simulasi [Kembali]
    





4. Prinsip Kerja  [Kembali]

Counter Asinkron (Ripple Counter):

Rangkaian ini terdiri dari beberapa flip-flop JK yang disambungkan satu per satu. Tiap flip-flop akan mengubah keadaan output-nya (dari 0 ke 1 atau sebaliknya) setiap kali mendapat sinyal dari flip-flop sebelumnya. Dalam rangkaian ini, ada empat flip-flop, yang masing-masing menghasilkan satu output bit. Output ini dikirim ke flip-flop berikutnya, sehingga rangkaian ini membentuk counter 4-bit

Pulsa Clock (SW1):

Pulsa atau sinyal dihantarkan dari saklar (SW1) ke flip-flop pertama (U1).Ketika SW1 ditekan, pulsa dikirim, dan flip-flop pertama akan mengubah outputnya berdasarkan pulsa itu. Setelah flip-flop pertama berubah, sinyalnya dikirim ke flip-flop kedua (U1), dan seterusnya hingga ke flip-flop keempat. Proses ini seperti efek domino, di mana setiap flip-flop dipicu oleh flip-flop sebelumnya.

Seven-Segment Display:

Output dari keempat flip-flop ini disambungkan ke seven-segment display yang mengubah angka biner (dalam bentuk 0 dan 1) menjadi angka desimal yang kita kenal. Misalnya, output yang akan ditampilkan berupa angka 1-9 dan dilanjutkan oleh huruf a-f (4 BIT: 16 output)


5. Link Download  [Kembali]
RANGKAIAN LINK

Download Datasheet Gerbang Logika [Disini]

Download Datasheet Logicprobe [Disini]

Download Datasheet SPDT [Disini]

IC 74LS112A KLIK


Komentar

Postingan populer dari blog ini