Laporan Akhir Modul 2 Percobaan 1



1. Jurnal
[Kembali]
                                                    

2. Alat dan Bahan [Kembali]
    


  1.  Panel DL 2203C 
  2.  Panel DL 2203D 
  3.  Panel DL 2203S 

   B. Alat dan Bahan (Proteus)

        1. IC 74LS112 (JK filp flop)



        2. IC 7474 (D Flip Flop)


           3. Power 



           4. Switch (SW-SPDT)


          5.  Logicprobe 


6.Clock Generator


3. Rangkaian Simulasi [Kembali]





4. Prinsip Kerja Rangkaian [Kembali]
       Pada rangkaian percobaan 1 ini, digunakan J-K Flip-Flop dan D Flip-Flop. Input pada percobaan ini, input dihubungkan pada B0, B1, B2, B3, B4, B5, dan B6, sedangkat output Q dan Q'dihubungkan pada H3, H4, H6, dan H7. Pada rangkaian J-K flip-flop, kaki R dihubungkan ke B0, kaki S dihubungkan ke B1, kaki J dihubungkan ke B2, kaki CLK digubungkan ke B3, kaki K dihubungkan ke B4, kaki Q dihubungkan ke H7 dan kaki Q' dihubungkan ke kaki H6. Sementara, pada rangkaian D flip-flop, kaki D dihubungkan ke B5, kaki CLK dihubungkan ke B6, kaki Q dihubungkan ke H4, dan kaki Q' dihubungkan ke H3.

      Dalam percobaan ini, kondisi input dan output diubah. Faktor yang paling berpengaruh adalah S dan R yang bersifat aktif atau low active saat berlogika 0. Jika S aktif, maka Q berlogika 1, dan jika R aktif, maka Q berlogika 1. Jika S dan R tidak aktif, maka output dipengaruhi oleh kaki J, K, dan CLK pada flip-flop J-K dan D. Tabel kebenaran modul untuk penentuan output berdasarkan data ini diberikan.

5. Video Percobaan [Kembali]






6. Analisa [Kembali]

Percobaan 1

Analisa Input dan output pada masing masing kondisi, buatkan prosesnya menggunakan rangkaian dalam masing" flip flop

 Jawab:


7. Link Download [Kembali]




Komentar

Postingan populer dari blog ini